Ich möchte gerne wenn möglich meine RAM timings noch etwas optimieren, die GeIL ONE TCCD laufen momentan im Dualchannel-Betrieb auf DDR 560 @ 2.5-4-4-7-1T @ 2.7v. (12h Prime-stable).
DDR 560 @ 2.5-3-3-6-1T @ 2.8v wäre GeIL, aber wahrscheinlich unerreichbar. Sobald ich TRCD oder TRP auf 3 stelle, habe ich innert kürzester Zeit einen Bluescreen oder Prime-Fehler nach wenigen Minuten.
Mit den exotischeren Einstellungen im Genie-Bios bin ich leider nicht so vertraut . Hier wäre ich froh um Tips und Vorschläge die den tccd noch etwas auf die sprünge helfen könnten. Mehr als 2.8v möchte ich ihnen aber auf Dauer nicht zumuten.
CPU / Board: A64 venice 3200+ / DFI NF4 Ultra-D, Bios 704-2BTA
Die anderen Komponenten stehen in der Signatur.
Meine aktuellen Einstellungen:
Genie BIOS Settings:
FSB Bus Frequency - 280
LDT/FSB Frequency Ration – x 3.0
CPU/FSB Frequency Ratio – x 10.0
PCI eXpress Frequency - 100Mhz
CPU VID StartUp Value – 1.425v
CPU VID Control - 1.425v
CPU VID Special Control - Avove VID * 110%
LDT Voltage Control - 1.2v
Chip Set Voltage Control - 1.5v
DRAM Voltage Control - 2.7v
DRAM+ 0.3v - Disabled
DRAM Configuration Settings:
DRAM Frequency Set - 200 (DRAM/FSB:1/01)
Command Per Clock (CPC) - Enable
CAS Latency Control (Tcl) - 2.5
RAS# to CAS# delay (Trcd) - 04 Bus Clocks
Min RAS# active time (Tras) - 07 Bus Clocks
Row precharge time (Trp) - 04 Bus Clocks
Row Cycle time (Trc) - 12 Bus Clocks
Row refresh cyc time (Trfc) - 24 Bus Clocks
Row to Row delay (Trrd) - 03 Bus Clocks
Write recovery time (Twr) - 03 Bus Clocks
Write to Read delay (Twtr) - 02 Bus Clocks
Read to Write delay (Trwt) - 03 Bus Clocks
Refresh Period (Tref) - 3120 Cycles
DRAM Bank Interleave - Enabled
DQS Skew Control - Auto
DQS Skew Value - 0
DRAM Drive Strength - Auto
DRAM Data Drive Strength - Auto
Max Async Latency – Auto
DRAM response time - Normal
Read Preamble Time - Auto
IdleCycle Limit - 256 Cycles
Dynamic Counter - Disable
R/W Queue Bypass - 16 x
Bypass Max - 04 x
32 Byte Granularity – Disable (4 Bursts)
