AMD Athlon64 News

Zitat

Original von reWARder
dann erinnern wir uns doch mal an intel, als die den ersten p4 mit 1.3 - 1.5 ghz releasten, ...
damals konnte man die cpu rauchen, aber mittlerweile ist sie konkurrenzfähig.
ich bin auch der meinung, dass der athlon 64, auch noch einen p4 3.5 mit hyperthreading und fsb 800 toppen wird.

sorry, aber das war
1. der Willamette-Kern,
2. nur 256KB Cache, macht verdammt viel aus,
3. ist der NW massiv viel besser OC-bar.

um den gleichen Effekt ohne HT zu erreichen, hätte Intel den P4 schätzungsweise von 2.8 auf 3.5 GHz pushen müssen (Zitat ct ;)), also entspricht ein P4-3.5 mit HT sicher einem P4 ohne HT mit 4.3 GHz oder mehr...

ob da ein Clawhammer mit 2 GHz noch mithalten können wird, wage ich aber sehr stark zu bezweifeln

hehe das werden die benches zeigen .....

genau - deshalb hab' ich's vorsichtig formuliert - ich bin auch sehr gespannt...

1. Ich glaub nicht dass der PIV FSB von 100MhZ auf 800 MhZ gehoben wird, schon eher auf 200MhZ und dann eben Quad SPeed = 800, wobei dann anzumerken wäre dass 100MhZ auch g=400 wäre, also *nur* das doppelte. Also IMHO ziemlich reisserisch Forumliert
2. Amd könnte auch ne CPU mit 2GhZ FSB rausbringen, laufen würd aber nur wenn die Chipsets das auch könnten. Der FSB ist der Cpu piepen Egal.
3. es wird wohl ne 256k und ne 1Mb Clawhammer variante geben. Einige hoffen der 265k werde der neue Duron 64... der 1Mb der normale..
4. Der Hammer wird wohl auch noch mal mit DDRII erscheinen
5. Ein beispiel: Hat die CPu einen FSB von 400, der Dual DDR eine Taktrate von 400MhZ, so nützt Dual DDR der CPU alleine nix. Grund? Dual DDR hat nun ne Transport rate wie Singel DDR 400, welches vom 400er FSB gerade ausgenützt werden könnte, also bringt der CPU der doppelte FSB auch nix. Helfen wirds an anderen Orten: PCI, AGP... aber auch da ist der Transfer nieee mals "genug" hoch. Also wird Dual DDR 400 nur bei PIV mit FSB800 nützlich sein.
6. HT? Ich als AMD- Fan (aber nicht fetischt, ich bin "niedrige Preise4ever Fetischt) hoffe natürlich dass der PIV mit HT kommt. Zuerst wirds ihm nix nützen, denn noch vieeel zu wenige Anwendunge SMP unterstützen (damit man HT sinnvoll nutzen kann, braucht man SMP). Später wenns dan mehr SMP Anwenungen gibt, stell ich mir vor dass es, in der etwa gleichen Preisklasse wie heute, Dual Clawhammer board geben wird. Dann wäre HT mal wieder kein Vorteil mehr, und AMD könnte auch nur noch 2/3 so schnell CPU's bauen, sie wären im Dual Verband doch noch schneller als 1ne HT Cpu..
7. Der Hammer hat keinen FSB wie sie die heutigen Boards haben, da der Memory Controller OnBoard ist. ich hoffe aber dass es im Bios auch ne Einstellung wie FSB geben wird, da mann da eben viel rausholen könnte (und wenn nicht, dann würd man sehen dass dem Hammer ein Dual DDR Interface auch nix nützen würde )
8. Es stand (ich versuche aus dem Gedächtniss zu zitieren) in der c't: Der (Sledge)Hammer 800 war das Stepping A0, der 1.2GhZ ist das Stepping A1, und der heute aktuelle 1.8GhZer (SAMPLE!) hat das Stepping B1. Da ist also eventuell noch ziemlich viel vergangen, wenn man bedenkt dass Stepping A0 schon zu beging dieses Jahres produziert wurde...
9. Es ist leider noch viel zu früh um prognosen zu machen. Schlimm wäre wenn AMD Probleme mit SOI und 0.13nm Prozess hätte. Denn müsst man wohl noch länger auf den Hammer warten. Ich glaube aber nicht dass das einen weiteren grossen Vorsprung von Intel bedeuten würde. Denn um noch viel weiter zu kommen, müsste Intel auch in 0.13 und SOI zu vertigen (PIV 3.06GhZ: 108Watt reale max. Verlustleistung, 78W TDP)
10. Die Boards solten IMHO auch besser werden als die Via Boards beim Athlon & Athlon XP. Jetzt müsste es schon ziemlich ausgereift sein. Jetzt hatten die Produzenten schon mehr als n Halbes Jahr Zeit um zu designen (gab wohl auch ab und zu n redesign), und werden noch n paar Monate dafür Zeit haben.
11.Ich sehe im 64Bit Code von AMD nochmals eine grosse Chance: 20% mehr Leistungsfähigkeit als in 32bit. Und das beste: Es wird beinahe keine Arbeit benötigt um ein Programm umzuprogrammieren! Das ist beim Intel 64bit viel anders, darum wird der Intel 64bit wohl auch nicht so eine grosse Chance haben. Auch sind schon einige Programme für den AMD 64bit umgeschrieben worden (Divx :), DB2 von IBM...)
12. Viele Firmen haben jetzt schon ziemlich viel Geld für den Hammer investiert. Auch wenn der Hammer n bisschen schlechter würde als der Intel, könnten diese Firmen eventuell eher zu AMD greifen, da sie sonst noch mehr kosten hätten...

Fazit: Die Chancen sind nicht sehr schlecht für AMD wieder mal einen Erfolg zu haben. Klar wird das nicht Zeus' Vorschlaghammer werden, und nix anderes als AMD geben (wär verdammt besch. )... aber es wird sicher nicht schlecht für AMD sein.

boa ey. viel geschrieben, gelle?
über Korrekturen freu ich mich *g*, und wer die ewigen gross und klein schreibe fehler findetundauchanderederkannsiebehalten,verstanden? *g*

das war wirklich nicht gerade wenig zu lesen!

dass der hammer nicht gerade zeus vorschlaghammer wird, ist - glaube ich zumindest - uns allen klar. ich bin aber wie du der meinung, dass amd mit dem hammer einen starken trumpf in der hand hat.

Zu 1.: es ging immer nur um 100/133MHz und dann eben 200MHz bzw. 400/533 und neu 800QDR

Zu 6.: das ist gerade der Witz an HT - das hat nix mit SMP zu tun sondern nur mit SMT - und sehr viele Programme werden in mehreren bis Dutzenden von Threads abgearbeitet. Überall dort profitiert man von HT, auch wenn die heute verwendeten Benchmarks das überhaupt nicht messen können (vgl. ct')

Zu 9.: genau. der 3.06 leistet ca. 80W TDP, aber im normalen Gebrauch wird immer wesentlich weniger als die TDP ''verbraucht'' (vgl. ct')

Zu 11.: warum gibt das Umprogrammieren von AMD-Code keinen Aufwand, beim Intel hingegen sehr viel oder ist unmöglich? Das leuchtet mir überhaupt nicht ein - hab' gemeint, dass bereits C-Compiler erhältlich sind, die 64Bit codieren können

im Übrigen sind wir uns ziemlich einig: AMD hat Chancen und es wird interessant

und noch zum cache. Der Athlon 64 wird 256k haben und nicht der Duron...

Athlon64 und Hyperthreading???!

edit: sehr interessant - wobei es nicht heisst, dass sie das auch implementieren (müssen)!

hmm währe wirklich geil wenn ers auch hätte. Gut Intel sagt, sie sind schon seit Jahren an der HT entwicklung, wenns stimmt. Wenns wirklich so kompliziert ist, dann hätte auch AMD sich schon länger damit beschäftigen müssen.... Wer weiss...

nach meinen informationen soll der athlon64 mit zwei cachegrössen kommen und zwar mit 256KB und 1024KB. nicht nur mit 256.

Aber die 1MB ist die Serverversion des Prozis

1MB Cache hat der Sledgehammer (Opteron), 256KB der Clawhammer (DT) - der uns hier interessiert.

edit: http://www.hardtecs4u.com/?id=1037968813,8723,ht4u.php

hier tauchen sie noch mit ''bzw. 1MB'' auf...

hier ist die Rede von nur 256KB (der Artikel ist aktueller):

http://www.computerbase.de/news.php?id=4295

Ist es nicht Athlon 64 ST (singleprozessorfähig) 256 -1024
Athlon 64 MT (multiprozessorfähig) 512 -1024
Opteron kA ?

Zitat

Ist es nicht Athlon 64 ST (singleprozessorfähig) 256 -1024 Athlon 64 MT (multiprozessorfähig) 512 -1024

so hätt ichs auch im kopf!

also mehr als den entsprechenden aktuellsten Link posten kann ich wirklich nicht und das steht doch klar, dass sich mehr und mehr erhärtet, dass der Clawhammer doch nur mit 256KB Cache kommen wird!

Ich weiss nicht, nur auf dem komischen Bild mit den komischen Schriftzeichen drauf werden konkret Cache grössen genannt. Und im gegensatz dazu was im Text steht ist der DP (nicht MT sorry) nicht verschwunden sondern war nie auf den Roadmaps.
Also ich weiss nicht...

gemäss Computerbase hat ''ein grosses amerikanisches Magazin'' (ZD; Anm. d. Red. ;)) berichtet, dass für den Athlon 64 nur 356KB Cache vorgesehen sind:

''The 1MB version--the chip that will contain 100 million transistors--will mostly be sold into servers and be marketed under the Opteron name, sources say. A smaller version with 256KB or more of cache and an integrated memory controller will be marketed to desktops under the Athlon 64 name.''

... also 256KB ''oder mehr'', was immer auch das heissen mag.

Quelle

und das sind keine komische Bildli mit ''komischen'' Schriftzeichen! Da steht doch unter den violetten Bildern ganz klar ''2002 shit Clawhammer probably will be delayed'' und ''2003 Clawhammer is slower than expected due to his fuckin small Cache'' - chasch das nid läse? :elk

Das "chasch nid Läsä" gib ich grad zrugg :P.
Ich seh im ganzen ZDnet Artikel nirgendwo eine Aussage das es keinen Athlon 64 mit 1 Mb Cache geben soll, es steht nur das es einen mit 256 geben wird, und das sage ich ja auch...

Edit: Ich bin mir nicht sicher, das es 1 MB Cahce DEsktop Varianten geben wird oder so, aber Computerbase ist irgendwie komisch informiert

Zitat

Original von Sh@rky
Zu 6.: das ist gerade der Witz an HT - das hat nix mit SMP zu tun sondern nur mit SMT - und sehr viele Programme werden in mehreren bis Dutzenden von Threads abgearbeitet. Überall dort profitiert man von HT, auch wenn die heute verwendeten Benchmarks das überhaupt nicht messen können (vgl. ct')

Hallo? ein SMP System profitiert auch grad dort...
Das OS selber verteilt die Threads dann auf die 2 CPU's sosnt würde es ja keinen Sinn machen

Zitat

Original von kNt
Das "chasch nid Läsä" gib ich grad zrugg :P.
Ich seh im ganzen ZDnet Artikel nirgendwo eine Aussage das es keinen Athlon 64 mit 1 Mb Cache geben soll, es steht nur das es einen mit 256 geben wird, und das sage ich ja auch...

hehe - ich meinte das eher im Spass - kann diese koreanischen oder was immer Zeichen natürlich auch nicht lesen
dann sind wir uns ja einig...

Mannyac: es ging mir um diesen Satz: ''Zuerst wirds ihm nix nützen, denn noch vieeel zu wenige Anwendunge SMP unterstützen (damit man HT sinnvoll nutzen kann, braucht man SMP).'' und das ist natürlich CHäs - klar geht das auf einem Nicht-SMP-System (auf einem SMP-System natürlich auch, sogar nich besser), eben mit HT, weil's mehrere unabhängige (oder vielleicht auch bedingt abhängige) Threads sind... in dem Sinn ''nix SMP sondern SMT''